

TEMA 5:

El proceso tecnológico

Asignatura: Tecnología de
Computadores

Grupo: 22M

Curso 2004-2005

Índice

- 5.1.- Fabricación de obleas y métodos para la purificación de materiales.
- 5.2.- Técnicas de crecimiento monocristalino.
- 5.3.- Técnicas para la creación de zonas con impurezas controladas.
- 5.4.- Metalización.
- 5.5.- Otros procesos necesarios en la fabricación de dispositivos electrónicos.

El Proceso Tecnológico

Consiste en una serie de pasos ordenados rigurosamente para la transferencia del diseño gráfico de un chip a una oblea de silicio monolítico o monobloque.

Se trata de reproducir los rasgos del diseño:

- Por fotolitografía
- Por barrido con haz de iones

El Proceso Tecnológico

OBTENCION
POLICRISTALINO



OBTENCION
MONOCRISTALINO



OBTENCION
OBLEAS



CRECIMIENT
O EPITAXIAL



ELIMINACION DE
METAL SOBRENTE




ELIMINACION
DE
FOTORRESINA
Y OXIDO



OXIDACION Y
FOTORRESINA



PREPARACION DE
LA MASCARA Y
EXPOSICION A
RADIACION



METALIZACION




CVD

IMPLANTACION
DE ION



CREACION DE
ZONAS CON
IMPUREZAS
CONTROLADAS

REVELADO
Y GRABADO




EMPAQUETADO



UNION DE
ALAMBRES



TESTEO
Y CORTE




MANIPULACION
Y
LIMPIEZA



5.1.-FABRICACIÓN DE OBLEAS

OBTENCIÓN DE SILICIO INDUSTRIAL



5.1.-FABRICACIÓN DE OBLEAS

OBTENCIÓN DE SILICIO INDUSTRIAL

Tipo de Si	Concentración de impurezas (ppm)							
	Al	Fe	B	Cr	Mn	Ti	V	C
MGS	1000	2000	44	140	70	160	100	80
EGS	-	4	1	1	1	-	-	0,6




5.1.- FABRICACIÓN DE OBLEAS

❖ Purificación por zona flotante de un lingote (Si)

• Velocidad de desplazamiento de espira: 2 mm/min.

• Altura zona fundida: 1,5 mm



5.1.- FABRICACIÓN DE OBLEAS


- ❖ Se obtienen a partir de materiales semiconductores monocristalinos que puedan impurificarse intencionadamente, controlando su conductividad
- ❖ El Silicio (Si) es el material semiconductor más usado, (6 veces mas que Compuestos III-V y 10 veces mas que el Germanio).

5.1.- FABRICACIÓN DE OBLEAS

- ❖ Los monocristales grandes se cortan en obleas (wafers), sobre las que se construyen los C. I.




Single Crystal Silicon Ingot



5.1.- FABRICACIÓN DE OBLEAS

PROPIEDADES DE LAS OBLEAS O WAFERS:


- ❖ Tamaño grande, para que haya un mayor n° de chips por oblea.
- ❖ Buena planaridad, que ayuda en las formas pequeñas de la fotolitografía.
- ❖ Limpieza, para limitar la introducción de partículas de polvo en los procesos de fabricación.



5.1.- FABRICACIÓN DE OBLEAS

PROPIEDADES DE LAS OBLEAS O WAFERS:

- ❖ Una alta resistividad no dopada ($>10^7$ ohm.cm) para tener un buen dispositivo aislante.
- ❖ Baja densidad de dislocaciones, porque afectan a las características y rendimiento del dispositivo.





5.1.- FABRICACIÓN DE OBLEAS

❖ Métodos de obtención de las obleas:

- Crecimiento monocristalino de lingotes (fase líquida o fundida).
- Crecimiento monocristalino de capas finas o epitaxial.

5.1.- FABRICACIÓN DE OBLEAS

❖ Método Czochralski (o estirado del cristal):
Crecimiento monocristalino de lingotes (fase líquida o fundida)



5.1.- FABRICACIÓN DE OBLEAS

❖ Método Czochralski (o estirado del cristal)



CZ Crystal Pullers
(Mitsubishi Materials Silicon)


Material	P.F. (°C)	Material Crisol	Atmósfera	Velocidad estirado (mm/h)	Velocidad rotación (rpm)
Ge	937	Grafito	H ₂ /N ₂	60-120	20-50
GaAs	1237	Sílice	Arsénico	20-30	10-30
Si	1420	Sílice	Argon	100-200	10-20

5.2. - CRECIMIENTO MONOCRISTALINO DE CAPAS FINAS O EPITAXIAL

- ❖ Deposición Química de fase Vapor (CVD)
 - CVD o VPE (con activación térmica).
 - PECVD (activado por plasma).
 - PCVD (fotoinducido).
 - LCVD (asistido por láser).
- ❖ Epitaxia a partir de Fase Líquida (LPE)
- ❖ Deposición Química en fase vapor de Organometálicos (MOCVD)
- ❖ Epitaxia de Haces Moleculares (MBE)
- ❖ Epitaxia de Haces Químicos (CBE)

5.2. - CRECIMIENTO MONOCRISTALINO DE CAPAS FINAS O EPITAXIAL

<i>Aislantes</i>	<i>Semiconductores</i>	<i>Conductores</i>	<i>Semiaislantes</i>
Óxidos	Elementos	Metales	SIPOS
Nitruros	III-V II-VI	Siliciuros	
Oxi Nitruros	Algunos óxidos	PoliSi dopado	
Vidrios de silicatos		SuperConductores	



CVD Tool
(Applied Materials)

© Consuelo Gonzalo, 2004



CVD Tool
(Applied Materials)

5.2. - CRECIMIENTO MONOCRISTALINO DE CAPAS FINAS O EPITAXIAL

Silicio policristalino:



Dióxido de Silicio:



Nitruro de Silicio:




5.2. - CRECIMIENTO MONOCRISTALINO DE CAPAS FINAS O EPITAXIAL

❖ Deposición Química de fase Vapor (CVD)

- Se obtiene una fase condensada del material a depositar, a partir de una especie gaseosa de distinta composición química.
- La reacción química tiene lugar sobre o en las cercanías de la superficie, a t^a y presión variables. Todas las especies que intervienen son volátiles a la t^a del proceso, excepto el producto deseado.

5.2.- CRECIMIENTO MONOCRISTALINO DE CAPAS FINAS O EPITAXIAL

- ❖ Deposición Química de fase Vapor (CVD).
 - La temperatura es un factor determinante del crecimiento cristalino




5.2. - CRECIMIENTO MONOCRISTALINO DE CAPAS FINAS O EPITAXIAL

❖ CVD EPITAXIA (VPE):
Crecimiento de un cristal sobre otro.


- Homoepitaxia
- Heteroepitaxia



Epitaxial Reactors
(Mitsubishi Materials Silicon)



Epitaxial Reactor Interior
(Mitsubishi Materials Silicon)




Si homoepitaxial


5.2. - CRECIMIENTO MONOCRISTALINO DE CAPAS FINAS O EPITAXIAL

❖ CVD EPITAXIA (VPE)

Dispositivos bipolares y CMOS



The role of epi in a bipolar device.



The role of epi in a complementary MOS device.

5.3.-TÉCNICAS PARA LA CREACIÓN DE ZONAS CON IMPUREZAS CONTROLADAS

❖ Técnicas

- Difusión
- Implantación de iones

5.3.-TÉCNICAS PARA LA CREACIÓN DE ZONAS CON IMPUREZAS CONTROLADAS


❖ TECNOLOGÍA DE DIFUSIÓN DE VAPOR.

➤ Se establecen los perfiles de difusión requeridos. Dependen de:

- Tiempo de difusión.
- T^a .
- Solubilidad de la impureza.
- Condiciones superficiales (limpieza previa).
- Perfección cristalina del sustrato (conocimiento de dislocaciones, orientación, resistividad).

➤ Para una distribución gaussiana:

- Predeposición (200-900°C).
- Penetración (1200°C).



5.3.-TÉCNICAS PARA LA CREACIÓN DE ZONAS CON IMPUREZAS CONTROLADAS

❖ TECNOLOGÍA DE DIFUSIÓN DE VAPOR.

❖ Fuentes sólidas

- Hidruro de Fósforo: PH_3
- Anhídrido Fosfórico: P_2O_5
- Oxido Bórico: B_2O_3

❖ Fuentes líquidas

- Oxicloruro de Fósforo: POCl_3
- Tribromuro de Boro: BBr_3

❖ Procesos en la superficie activa




CGM1

Ver la original

Consuelo Gonzalo Martín; 15/11/2004

5.3.-TÉCNICAS PARA LA CREACIÓN DE ZONAS CON IMPUREZAS CONTROLADAS

❖ TECNOLOGÍA DE DIFUSIÓN DE VAPOR.



CGM2

Ver la original

Consuelo Gonzalo Martín; 15/11/2004

5.3.-TÉCNICAS PARA LA CREACIÓN DE ZONAS CON IMPUREZAS CONTROLADAS

❖ TECNOLOGÍA DE DIFUSIÓN DE VAPOR.


- ❖ Profundidad de difusión → Afecta a tamaños y reglas
- ❖ Concentración superficial → Afecta a contactos óhmicos
- ❖ Integral del perfil de impurificación → Afecta a la resistividad superficial
- ❖ Perfil en la unión → Afecta a la capacidad de la unión

Ley de Fick:
 $J = -D \nabla n$

J: flujo de partículas/cm²


D: constante de difusión

n: concentración local de impurezas



5.3.-TÉCNICAS PARA LA CREACIÓN DE ZONAS CON IMPUREZAS CONTROLADAS


❖ TECNOLOGÍA DE DIFUSIÓN DE VAPOR.



5.3.-TÉCNICAS PARA LA CREACIÓN DE ZONAS CON IMPUREZAS CONTROLADAS


- ❖ TECNOLOGÍA DE DIFUSIÓN DE VAPOR. Factores secundarios de la difusión

Implante y drive-in de Iones de Boro




Redistribución por ionización

Los iones donadores se repelen entre sí y fomentan la redistribución espontánea




Perfil de una unión (T 32)



Perfil de unión

Redistribución térmica



5.3.-TÉCNICAS PARA LA CREACIÓN DE ZONAS CON IMPUREZAS CONTROLADAS

❖ IMPLANTACIÓN DE IÓN.


➤ DESCRIPCIÓN GENERAL:

- Fuente de iones Freeman con corrientes >10 mA (sólidos, líquidos o gases)
- Campo electrostático para extraer iones
- Sistema de aceleración
- Analizador de iones por su masa
- Sistema de reconocimiento para distribución de iones sobre el blanco.

5.3.-TÉCNICAS PARA LA CREACIÓN DE ZONAS CON IMPUREZAS CONTROLADAS




Ion Implanter
(Varian Associates)



Ion Implanter Steering Magnets
(Varian Associates)

DF-3000 SYSTEMS DIAGRAM




5.3.-TÉCNICAS PARA LA CREACIÓN DE ZONAS CON IMPUREZAS CONTROLADAS

❖ IMPLANTACIÓN DE IÓN.

➤ EXTENSIÓN LATERAL

Perfil lateral por ranura ideal y contornos de isoconcentración para implantación de B a 70 keV y ranura de 1 μm .




5.3.-TÉCNICAS PARA LA CREACIÓN DE ZONAS CON IMPUREZAS CONTROLADAS

❖ IMPLANTACIÓN DE IÓN.

➤ EFECTO DE CANALIZACIÓN (channealing)

Perfil típico del rango de los iones implantados en una muestra cristalina y amorfa.




5.3.-TÉCNICAS PARA LA CREACIÓN DE ZONAS CON IMPUREZAS CONTROLADAS

❖ IMPLANTACIÓN DE IÓN.

➤ APLICACIONES:

- ❖ Control de voltaje umbral (MOSFET).
- ❖ Regiones drenador y fuente (MOS).
- ❖ Colectores enterrados, emisores y bases dopadas (T. Bipolares).



5.3.-TÉCNICAS PARA LA CREACIÓN DE ZONAS CON IMPUREZAS CONTROLADAS

❖ PROCESO DE TEMPLADO.

- Es necesario para reparar el daño en la red y situar los átomos dopantes en lugares sustitucionales en los que serán eléctricamente activos.
- Las características del templado dependen del tipo de dopante y de la dosis y se resumen con los diagramas isocronos de templado.
- Cuando la capa superficial es amorfa la recristalización tiene lugar por **Epitaxia en Fase Sólida (SPE)**.
- La interfaz amorfa/cristalina se mueve hacia la superficie con una velocidad constante que depende de la t^a , el dopado y la orientación del cristal.

5.3.-TÉCNICAS PARA LA CREACIÓN DE ZONAS CON IMPUREZAS CONTROLADAS

❖ PROCESO DE TEMPLADO.

- La energía de activación de SPE para el Si, de 2,3 eV, indica que el proceso involucra ruptura de enlaces en la interfase.
- La **velocidad** de recristalización de la capa amorfa es fuertemente dependiente de la **orientación** (mejor $\langle 100 \rangle$).
- La **presencia de impurezas** (O, C, N, Ar) ralentiza o desorganiza la recristalización (ruptura o formación de enlaces).
- Otras impurezas (B, P, As) aumentan la velocidad de crecimiento, porque las impurezas sustitucionales debilitan enlaces y aumentan la afinidad de los enlaces rotos.

5.3.-TÉCNICAS PARA LA CREACIÓN DE ZONAS CON IMPUREZAS CONTROLADAS


❖ VENTAJAS DE LA IMPLANTACIÓN DE ION SOBRE LA DIFUSIÓN:

- Control de la cantidad de impurezas implantadas
- Control del perfil
- Homogeneidad de la oblea
- Fácil reproducción
- Temperatura baja, aunque necesita templado posterior.


5.3.-TÉCNICAS PARA LA CREACIÓN DE ZONAS CON IMPUREZAS CONTROLADAS

❖ Aplicaciones:


- Formación de islas
- Pozos (tub)
- ELECTRODO DE PUERTA (polisilicio dopado)
- Formación de canal
- TECNOLOGÍA SOI (métodos ELO, FIPOS, SIMOX, UNIBOND)



5.4.- METALIZACIÓN




- ❖ Creación de zonas conductoras en los circuitos (aluminio, oro y wolframio).




Thin Film Deposition
(Alcatel High Vacuum Technology)

5.4.- METALIZACIÓN




❖ Métodos (PVD, Physical Vapor Deposition) para crear la capa conductora son:

- *Evaporación:* Se evapora el metal con calor y alto vacío, y se condensa en la superficie al enfriarse.
- *Salpicado:* Un plasma de Ar bombardea al metal, que se deposita en la superficie.




PVD Sputtering Tool
(Sputtered Films Corporation)

5.4.- METALIZACIÓN




❖ Evaporación por filamento incandescente: El filamento caliente expulsa átomos en fase vapor

- Se usa corriente continua
- Es un método barato
- El metal se contamina fácilmente
- No funciona con aleaciones




5.4.- METALIZACIÓN




❖ Bombardeo por haz electrónico: El calentamiento expulsa átomos del filamento en forma de vapor

- Alta tasa de depósito
- Baja contaminación
- Funciona continuamente
- Puede evaporar aleaciones (Al/Cu)
- Se producen rayos x



5.4.- METALIZACIÓN




❖ Calentamiento por RF: Se calienta el metal utilizando una bobina de radio frecuencia

- No produce ionización
- Calienta el metal, no el recipiente
- No produce contaminación




5.6.- METALIZACIÓN




Sputtering o Salpicado

Consiste en el bombardeo con iones Argon a 500-1000 eV sobre metal en una cámara de vacío




5.6.- METALIZACIÓN



DEPOSICIÓN DE COBRE


- ❖ Tiene un 40% de menor resistencia que otros metales, y sus dispositivos son un 15% más rápidos.
- ❖ En chips ultra-pequeños es menos vulnerable que el aluminio a la electromigración, que produce roturas del conductor.
- ❖ Desventajas: Se difunde rápidamente en el Silicio y cambia sus propiedades conductoras.
- ❖ Solución de IBM con su tecnología llamada "Damascene" (orden inverso al tradicional):

5.6.- METALIZACIÓN







DEPOSICIÓN DE COBRE

- ❖ El patrón de alambres o vías se obtiene grabando el óxido.
- ❖ Deposición del metal y eliminación del exceso por pulido.
- ❖ Se deposita un complejo de Cu en poliamida (aislante), para evitar la difusión en Si.



5.6.- METALIZACIÓN



5.7.- OTROS PROCESOS NECESARIOS EN LA FABRICACIÓN DE DISPOSITIVOS ELECTRÓNICOS

- ❖ LIMPIEZA INICIAL DE LA SUPERFICIE.
- ❖ IMPLANTACIÓN DE IÓN EN LA PARTE INFERIOR.
- ❖ LITOGRAFÍA SUPERFICIAL O DEFINICIÓN DE ÁREAS:
 - OXIDACIÓN.
 - GRABADO (ETCHING).
- ❖ MANIPULACIÓN.
- ❖ TESTEO Y CORTE.
- ❖ UNIÓN DE ALAMBRES.
- ❖ EMPAQUETADO.

5.7.- OTROS PROCESOS NECESARIOS EN LA FABRICACIÓN DE DISPOSITIVOS ELECTRÓNICOS

❖ LIMPIEZA INICIAL DE LA SUPERFICIE.

➤ Proceso necesario antes de realizar cualquier operación sobre la superficie de una oblea.


o Limpieza mecánica.

o Limpieza con reactivos químicos:

- $\text{H}_2\text{SO}_4/\text{HNO}_3$: Elimina restos de resinas y otros materiales orgánicos (aceites o grasas).
- HF: Limpia restos de óxido de silicio no deseable inicialmente.
- $\text{NH}_4\text{OH}/\text{H}_2\text{O}_2$: Permite quitar contaminantes orgánicos y restos de fluoruros. También elimina metales (I y II).
- $\text{HCl}/\text{H}_2\text{O}_2$: Elimina metales pesados por formación de compuestos complejos solubles

5.7.- OTROS PROCESOS NECESARIOS EN LA FABRICACIÓN DE DISPOSITIVOS ELECTRÓNICOS


❖ LIMPIEZA INICIAL DE LA SUPERFICIE.




5.7.- OTROS PROCESOS NECESARIOS EN LA FABRICACIÓN DE DISPOSITIVOS ELECTRÓNICOS

❖ IMPLANTACIÓN DE IÓN EN LA PARTE INFERIOR.

La implantación de **Argon** en la parte inferior del sustrato es un proceso que se realiza con la finalidad de provocar la emigración de dislocaciones no deseables hacia la zona implantada, en los procesos que impliquen elevaciones de temperatura (templado o "annealing").



Dislocación de borde.




Dislocación helicoidal.

5.7.- OTROS PROCESOS NECESARIOS EN LA FABRICACIÓN DE DISPOSITIVOS ELECTRÓNICOS

❖ LITOGRAFÍA SUPERFICIAL O DEFINICIÓN DE ÁREAS:

Es la impresión sobre una superficie plana de unas formas mediante bloques de estampación (máscaras).



5.7.- OTROS PROCESOS NECESARIOS EN LA FABRICACIÓN DE DISPOSITIVOS ELECTRÓNICOS

❖ LITOGRAFÍA SUPERFICIAL O DEFINICIÓN DE ÁREAS.


➤ Procesos:

- o Preparación previa de la superficie del sustrato:
 - Formación de una capa de óxido.
 - Deposición de fotorresina (photoresist).
- o Exposición a una radiación a través de una máscara con las formas definidas.
- o Grabado (etching) o limpieza de zonas en resinas y óxido.

5.7.- OTROS PROCESOS NECESARIOS EN LA FABRICACIÓN DE DISPOSITIVOS ELECTRÓNICOS

❖ LITOGRAFÍA SUPERFICIAL O DEFINICIÓN DE ÁREAS: **OXIDACIÓN HUMEDA**


- Velocidad y temperatura ($\mu\text{m}/\text{h}$)
- Material resultante muy poroso (H_2)
- Malas cualidades como aislante



Gas portador N_2/O_2 sobre baño de agua caliente



Sistema "Flash"



5.7.- OTROS PROCESOS NECESARIOS EN LA FABRICACIÓN DE DISPOSITIVOS ELECTRÓNICOS


❖ LITOGRAFÍA SUPERFICIAL O DEFINICIÓN DE ÁREAS: **OXIDACIÓN SECA**

- Velocidad y temperatura (nm/h)
- Material resultante muy compacto
- Buenas cualidades como aislante
- Relación Si/SiO₂: aprox. 0,45
- Optimetría on-line de espesor




5.7.- OTROS PROCESOS NECESARIOS EN LA FABRICACIÓN DE DISPOSITIVOS ELECTRÓNICOS



- ❖ LITOGRAFÍA SUPERFICIAL O DEFINICIÓN DE ÁREAS: **DEPOSICIÓN DE FOTORRESINA (photoresist)**.
 - NEGATIVA (solubilidad inferior al revelador)
 - POSITIVA (solubilidad superior al revelador)
 - DE INVERSIÓN



5.7.- OTROS PROCESOS NECESARIOS EN LA FABRICACIÓN DE DISPOSITIVOS ELECTRÓNICOS



❖ LITOGRAFÍA SUPERFICIAL O DEFINICIÓN DE ÁREAS: DEPOSICIÓN DE FOTORRESINA (photoresist).





Photoresist Application (Ontrak)

5.7.- OTROS PROCESOS NECESARIOS EN LA FABRICACIÓN DE DISPOSITIVOS ELECTRÓNICOS


❖ LITOGRAFÍA SUPERFICIAL O DEFINICIÓN DE ÁREAS: **CREACIÓN DE MÁSCARAS**

Exposición a una radiación a través de una máscara con las formas definidas.



5.7.- OTROS PROCESOS NECESARIOS EN LA FABRICACIÓN DE DISPOSITIVOS ELECTRÓNICOS

❖ LITOGRAFÍA SUPERFICIAL O DEFINICIÓN DE ÁREAS: CREACIÓN DE MÁSCARAS



5.7.- OTROS PROCESOS NECESARIOS EN LA FABRICACIÓN DE DISPOSITIVOS ELECTRÓNICOS

❖ LITOGRAFÍA SUPERFICIAL O DEFINICIÓN DE ÁREAS: CREACIÓN DE MÁSCARAS

- Mínima vibración durante la reducción
- Base de vidrio poco sensible a la dilatación
- Baja absorción de UV
- Alto grado de aplanamiento
- Imprimación con alta absorción: **Cromo (duro, lavable) aunque es muy reflectante**
- Limpieza periódica: **cepillado, soplado, uso de disolventes suaves como metanol o acetona**

5.7.- OTROS PROCESOS NECESARIOS EN LA FABRICACIÓN DE DISPOSITIVOS ELECTRÓNICOS


❖ LITOGRAFÍA SUPERFICIAL O DEFINICIÓN DE ÁREAS: CREACIÓN DE MÁSCARAS

- Errores de enmascaramiento
 - o Errores de operador: Alineamiento
 - o Errores de herramienta: Temperatura, Ampliación, Distorsión


5.7.- OTROS PROCESOS NECESARIOS EN LA FABRICACIÓN DE DISPOSITIVOS ELECTRÓNICOS

❖ LITOGRAFÍA SUPERFICIAL O DEFINICIÓN DE ÁREAS: CREACIÓN DE MÁSCARAS

➤ Errores de enmascaramiento



Error de Deslizamiento



Error de Periodicidad

5.7.- OTROS PROCESOS NECESARIOS EN LA FABRICACIÓN DE DISPOSITIVOS ELECTRÓNICOS

❖ LITOGRAFÍA SUPERFICIAL O DEFINICIÓN DE ÁREAS: CREACIÓN DE MÁSCARAS

➤ Tipos de alineamiento

- o Por contacto o superposición: La máscara se deteriora
- o Por proximidad: Se produce difracción (50-160 K\$)
- o Por proyección: Sistema más caro (200-500 K\$)
- o Por exposición repetitiva: Los fallos se reproducen

5.7.- OTROS PROCESOS NECESARIOS EN LA FABRICACIÓN DE DISPOSITIVOS ELECTRÓNICOS

❖ LITOGRAFÍA SUPERFICIAL O DEFINICIÓN DE ÁREAS: **CREACIÓN DE MÁSCARAS**

➤ Errores de alinamiento. Son acumulativos.

Distancia media de desviación después de n pasos $\rightarrow r=n^{1/2}\sigma$
 σ : desviación típica de un paso


➤ Factores de interés:

- Resolución ancho línea
- Longitud onda exposición
- Precisión instrumentación
- Uniformidad iluminación
- Tiempo e intensidad exposición

5.7.- OTROS PROCESOS NECESARIOS EN LA FABRICACIÓN DE DISPOSITIVOS ELECTRÓNICOS

❖ LITOGRAFÍA SUPERFICIAL O DEFINICIÓN DE ÁREAS: LITOGRAFÍA ÓPTICA O FOTOLITOGRAFÍA

- Exposición a una radiación a través de una máscara con las formas definidas



5.7.- OTROS PROCESOS NECESARIOS EN LA FABRICACIÓN DE DISPOSITIVOS ELECTRÓNICOS

❖ LITOGRAFÍA SUPERFICIAL O DEFINICIÓN DE ÁREAS: LITOGRAFÍA ÓPTICA O FOTOLITOGRAFÍA


- Es la mas extendida.
- Uso de luz con λ que ha ido disminuyendo.
- MSF (*minimum feature size*) es función de λ y del espesor de resina, d.

$$MSF=(d \cdot \lambda)^{1/2}.$$

5.7.- OTROS PROCESOS NECESARIOS EN LA FABRICACIÓN DE DISPOSITIVOS ELECTRÓNICOS

❖ LITOGRAFÍA SUPERFICIAL O DEFINICIÓN DE ÁREAS: LITOGRAFÍA ELECTRÓNICA O CON HAZ DE ELECTRONES

➤ Exposición a una radiación a través de una máscara con las formas definidas:



5.7.- OTROS PROCESOS NECESARIOS EN LA FABRICACIÓN DE DISPOSITIVOS ELECTRÓNICOS

❖ LITOGRAFÍA SUPERFICIAL O DEFINICIÓN DE ÁREAS: LITOGRAFÍA POR RAYOS-X (1972)

- Al reducir la longitud de onda de la radiación, todos los materiales ópticos se vuelven opacos por absorción, pero aumenta la transmisión en la región de los R-X.
- La elección de los materiales de la máscara (partes absorbentes y transmisoras), la atmósfera y la resina se determinan por su espectro de absorción en los R-X.
- Mayor tiempo de exposición que en la litografía electrónica. La energía asociada es de 0,3-3 keV.
- Método de proximidad (PXL).


5.7.- OTROS PROCESOS NECESARIOS EN LA FABRICACIÓN DE DISPOSITIVOS ELECTRÓNICOS

❖ LITOGRAFÍA SUPERFICIAL O DEFINICIÓN DE ÁREAS: ERRORES O DEFECTOS

- Agujeros en pistas
- Mala delineación
- Manchas
- Puentes entre pistas
- Pistas abiertas



5.7.- OTROS PROCESOS NECESARIOS EN LA FABRICACIÓN DE DISPOSITIVOS ELECTRÓNICOS

❖ LITOGRAFÍA SUPERFICIAL O DEFINICIÓN DE ÁREAS: ERRORES O DEFECTOS



5.7.- OTROS PROCESOS NECESARIOS EN LA FABRICACIÓN DE DISPOSITIVOS ELECTRÓNICOS

- ❖ LITOGRAFÍA SUPERFICIAL O DEFINICIÓN DE ÁREAS: **GRABADO** (etching)
Limpieza de zonas en resinas y óxido.




5.7.- OTROS PROCESOS NECESARIOS EN LA FABRICACIÓN DE DISPOSITIVOS ELECTRÓNICOS

❖ LITOGRAFÍA SUPERFICIAL O DEFINICIÓN DE ÁREAS: GRABADO (etching)

➤ Tipos

- o Húmedo (disoluciones que revelan zonas de las resinas).
- o Seco (plasmas)



5.7.- OTROS PROCESOS NECESARIOS EN LA FABRICACIÓN DE DISPOSITIVOS ELECTRÓNICOS

❖ LITOGRAFÍA SUPERFICIAL O DEFINICIÓN DE ÁREAS: GRABADO (etching)

- Ventajas del grabado seco vs húmedo
 - o Mejor control bidimensional
 - o Uniformidad superior
 - o Compatibilidad con un proceso multicámaras
 - o Menos efluente.
- Desventajas
 - o Elevado coste del equipo
 - o Extensión del daño al semiconductor.

5.7.- OTROS PROCESOS NECESARIOS EN LA FABRICACIÓN DE DISPOSITIVOS ELECTRÓNICOS

❖ LITOGRAFÍA SUPERFICIAL O DEFINICIÓN DE ÁREAS: GRABADO (etching)

➤ Técnicas de grabado

- RASPADO DE IÓN

- POR PLASMA

- POR PLASMA REACTIVO

- POR HACES DE IONES ASISTIDOS QUÍMICAMENTE

- LATERAL ETCHING UNDERCUT (LEU)


5.7.- OTROS PROCESOS NECESARIOS EN LA FABRICACIÓN DE DISPOSITIVOS ELECTRÓNICOS

❖ LITOGRAFÍA SUPERFICIAL O DEFINICIÓN DE ÁREAS: **GRABADO** (etching) o limpieza de zonas metalizadas



- La oblea se introduce en una cámara cargada negativamente.
- Se calienta a 100°C y a vacío (10 mtorr).
- Se llena con plasma cargado positivamente (N_2 , Cl_2 o BCl_3).
- Las cargas opuestas provocan la alineación de las moléculas en dirección vertical, originando un pulido del metal (Al).

5.7.- OTROS PROCESOS NECESARIOS EN LA FABRICACIÓN DE DISPOSITIVOS ELECTRÓNICOS

❖ LITOGRAFÍA SUPERFICIAL O DEFINICIÓN DE ÁREAS: GRABADO (etching) o limpieza de zonas metalizadas



Dry Plasma Etch (AT&T)



5.7.- OTROS PROCESOS NECESARIOS EN LA FABRICACIÓN DE DISPOSITIVOS ELECTRÓNICOS

❖ MANIPULACIÓN

- Salas donde están controladas: la humedad, temperatura y contaminación. Sus tipos en orden creciente de limpieza son: Clase 10000, 1000, 100, 10 y 1. La especificación de una Clase 1 es: $10^{\circ}\text{F} \pm 0,5^{\circ}\text{F}$ ($-12,2^{\circ}\text{C}$) y $50\% \pm 5\%$ humedad.
- Personal debidamente equipado para reducir la contaminación del aire.
- Empleo de robots para la manipulación, siempre que es posible.
- Operación de limpieza constante SRD (Spin, Rinse and Dryer) con agua (RO/DI) absolutamente pura, con todos los minerales y contaminantes eliminados, caracterizada por su alta resistividad


5.7.- OTROS PROCESOS NECESARIOS EN LA FABRICACIÓN DE DISPOSITIVOS ELECTRÓNICOS

❖ TESTEO Y CORTE.



- Adelgazamiento mecánico para eliminar posibles rupturas.
- Pasivación superficial (Si_3N_4).
- Testeo de cada dispositivo (varios cientos) de una oblea. Los fallos se marcan en rojo.
- Corte de los dispositivos de la oblea, que pasarán al proceso de conexión de alambres.

5.7.- OTROS PROCESOS NECESARIOS EN LA FABRICACIÓN DE DISPOSITIVOS ELECTRÓNICOS

❖ TESTEO Y CORTE.



Passivation



64-bit RISC
Microprocessor Die
(Motorola)


5.7.- OTROS PROCESOS NECESARIOS EN LA FABRICACIÓN DE DISPOSITIVOS ELECTRÓNICOS

❖ UNIÓN DE ALAMBRES


- Se crean puntos con Cu, Ag o Pd a los que se puedan unir alambres de Au o Al por compresión térmica o ultrasonidos.
- La automatización permite unir alambres muy finos (30micras de diámetro, 1/3 del diámetro de un pelo) entre cada dispositivo y conector externo.

5.7.- OTROS PROCESOS NECESARIOS EN LA FABRICACIÓN DE DISPOSITIVOS ELECTRÓNICOS

❖ UNIÓN DE ALAMBRES



Wire Bonding
(Kulicke & Soffa Industries, Inc.)



Wire Bonding
(Kaijo Corporation)




Die Lead Frame Attachment
(Ablestik)

izi


5.7.- OTROS PROCESOS NECESARIOS EN LA FABRICACIÓN DE DISPOSITIVOS ELECTRÓNICOS

❖ EMPAQUETADO

1971




2002



DIP (Dual In-line Package) Device
(AMD Corporation)

elo Gonza



Quad Package Device
(Siemens AmG)

Agradecimientos

Estas transparencias han sido realizadas a partir del material facilitado por la profesora Águeda Arquero Hidalgo y de las transparencias del Profesor Pedro Gómez Vilda (<http://tamarisco,>).

BIBLIOGRAFÍA

- ❖ Acero Leal, M.C. y Dominguez Horna, C., *Anales de Química*, Vol. 87(4), 1991, 445-456
- ❖ Alvarez Santos, R., *Materiales y componentes electrónicos*, Madrid, Litoprint, 1973, Cap. 2, 3 y 5
- ❖ Cowley, A.H. y Jones, R.A., *Polyhedron*, 13(8), 1994, 1149-1157.
- ❖ Grovenor, C.R.M., *Materials for Semiconductor Devices*, England, The Bath Press, 1987, pp.165, ISBN 0-904357-82-1
- ❖ Harrold, S.J., *An Introduction to GaAs IC design*, Prentice Hall, N.Y., 1993, pp. 172, ISBN 0-13-486358-5
- ❖ Levy, R.A. (Ed.), *Microelectronic Materials and Processes*, Netherlands, Kluwer A.C., 1989, pp. 985
- ❖ Waser R. (Ed.), *Nanoelectronics and information technology*. Wiley-VCH, 2003, 1001 pp., ISBN 3-527-40363-9

BIBLIOGRAFÍA

- ❖ www.epigress.se
- ❖ www.svg.com/product
- ❖ www.ecn.purdue.edu/WBG
- ❖ www.grc.nasa.gov/WWW/SiC/SiC.html
- ❖ www.sp.phy.cam.ac.uk/~dp109/SiGeResearch.html
- ❖ www-mbe.phy.cam.ac.uk/Lab
- ❖ www.sp.phy.cam.ac.uk/SPWeb/research/index.html
- ❖ www.iop.org/IOP/Groups/SP/links.html
- ❖ www.semiconductors.co.uk/home.html
- ❖ www.intel.com/research/silicon/
- ❖ www.physics.udel.edu/wwwusers/watson/scen103/litho/
- ❖ www.engr.sjsu.edu/WofMatE/Semiconductors.htm
- ❖ www.cs.colorado.edu/~lindsay/talk/