

Examen Final

Nota: La interpretación de las consignas es parte del examen. **Cada parte** se aprueba con al menos dos problemas bien y no menos del 65 % de la puntuación de esa parte. Problemas parcialmente correctos no necesariamente incrementan la puntuación.

Primera parte

Duración aproximada 2 hs.

Se evalúa: Temporal Logic of Actions.

1. Escriba las designaciones y modele en TLA el conocimiento de dominio y la especificación de los requerimientos que se enuncian a continuación.

Un sistema de memoria consiste en cierta cantidad de procesadores que se comunican con la memoria física a través de cierta interfaz. Esta interfaz posee una operación por medio de la cual un procesador puede requerir a la memoria una lectura o escritura, y otra operación por medio de la cual la memoria envía cierto valor a un procesador. La interfaz está dada, no debe ser programada; se debe programar el funcionamiento o acceso a la memoria física.

Los procesadores pueden escribir un valor en una celda de memoria o solicitar el valor almacenado en una celda. Cada procesador efectúa un pedido a la vez y espera la respuesta de la memoria antes de hacer el siguiente pedido. La respuesta a un pedido de lectura es el valor almacenado en la celda solicitada y la respuesta a un pedido de escritura es un código especial que indica que la operación ha concluido.

Claramente, ni la interfaz ni la memoria física pueden controlar cuándo un procesador hará una solicitud. Por lo tanto, se espera que el sistema esté preparado para recibir pedidos en cualquier momento y que utilice los períodos ociosos para completar las operaciones de acceso a la memoria física (que son las más lentas).

Se espera que todo pedido efectuado por algún procesador eventualmente reciba una respuesta proveniente de la memoria.

2. Explique la incidencia del teorema de Alpern-Schneider en el lenguaje de especificación TLA.

①

MODULE Memoria

EXTENDS Naturals, Sequences, Booleans

CONSTANTS N , CPU, Write(p, n, i), Read(p, i), Reply(p, n)ASSUME $\wedge N \in \text{Nat} \wedge N > 0$ $\wedge \forall p \in \text{CPU}, n \in \text{Nat}, i \in (1..N):$ $\wedge \text{Write}(p, n, i) \in \text{BOOLEAN}$ $\wedge \text{Read}(p, i) \in \text{BOOLEAN}$ $\wedge \text{Reply}(p, n) \in \text{BOOLEAN}$

VARIABLES mem, reqs

TypeInv $\triangleq \wedge \text{mem} \in [(1..N) \rightarrow \text{Nat}]$ $\wedge \text{reqs} \in \text{Seq}([\text{op} \in \{\text{"wr"}, \text{"rd"}\}, p: \text{CPU}, n: \text{Nat}, i: (1..N)])$ Init $\triangleq \wedge \text{mem} = [i \in (1..N) \mapsto 0]$ $\wedge \text{reqs} = \langle \rangle$ Req $\triangleq \forall \exists p \in \text{CPU}, n \in \text{Nat}, i \in (1..N):$ $\wedge \text{Write}(p, n, i)$ $\wedge \text{reqs}' = \text{Append}(\text{reqs}, [\text{op} \mapsto \text{"wr"}, p \mapsto p, n \mapsto n, i \mapsto i])$ $\wedge \text{UNCHANGED mem}$ $\forall \exists p \in \text{CPU}, i \in (1..N)$ $\wedge \text{Read}(p, i)$ $\wedge \text{reqs}' = \text{Append}(\text{reqs}, [\text{op} \mapsto \text{"rd"}, p \mapsto p, n \mapsto 0, i \mapsto i])$ $\wedge \text{UNCHANGED mem}$

$$\text{Rep} \triangleq \wedge \text{regs} \neq \langle \rangle$$

$$\wedge \vee \wedge \text{Head}(\text{regs}).\text{op} = \text{"wr"}$$

$$\wedge \text{mem}' = [\text{mem EXCEPT } ![\text{Head}(\text{regs}).i] = \text{Head}(\text{regs}).n]$$

$$\wedge \text{Reply}(\text{Head}(\text{regs}).p, \text{CHOOSE } x \in \text{Nat})$$

$$\wedge \text{regs}' = \text{Tail}(\text{regs})$$

$$\vee \wedge \text{Head}(\text{regs}).\text{op} = \text{"rd"}$$

$$\wedge \text{Reply}(\text{Head}(\text{regs}).p, \text{mem}[\text{Head}(\text{regs}).i])$$

$$\wedge \text{regs}' = \text{Tail}(\text{regs})$$

$$\wedge \text{UNCHANGED mem}$$

$$\text{Next} \triangleq \text{Req} \vee \text{Rep}$$

$$\text{Spec} \triangleq \text{Init} \wedge \square [\text{Next}]_{\langle \text{mem}, \text{regs} \rangle} \wedge \text{WF}_{\langle \text{mem}, \text{regs} \rangle} (\text{Rep}) \quad \text{ES} \quad \text{EC}$$

$$\text{THEOREM} \quad \text{Spec} \Rightarrow \square \text{TypeInv}$$

Tamaño máximo de la memoria $\approx N$

El procesador p solicita escribir el valor n en la celda número i de la memoria $\approx \text{Write}(p, n, i) \quad \text{E}_c, S$

El procesador p solicita leer el valor de la celda número i de la memoria $\approx \text{Read}(p, i) \quad \text{E}_c, S$

De ordena responder al procesador p con el valor $n \approx \text{Reply}(p, n) \quad \text{E}_c, S$

EC.

Faltz DK.

2) El teorema de Colpenn-Schneider dice que toda propiedad P sobre un conjunto de ejecuciones puede ser expresada como la conjunción entre una propiedad de seguridad y una propiedad de vitalidad. Las propiedades de seguridad indican que nada malo puede suceder durante la ejecución de un programa, y comúnmente se expresan indicando cuáles son los pasos permitidos, prohibiendo implícitamente todos los demás. Las propiedades de vitalidad indican que algo bueno eventualmente sucedería durante la ejecución de un programa, y para evitar que estos agreguen restricciones por sobre los de seguridad, se utilizan unas propiedades de vitalidad especiales llamadas de equidad.

Yoniden sobre el lenguaje TLA ya que en este las especificaciones tienen comúnmente la siguiente forma:

$$\text{Spec} \triangleq \text{Init} \wedge \Box [\text{Next}]_{\text{vars}} \wedge \text{Fairness}_{\text{vars}}(A)$$

donde $\text{Init} \wedge \Box [\text{Next}]_{\text{vars}}$ es una propiedad de seguridad ya que indica el estado inicial y los únicos pasos que puede tomar la ejecución, y $\text{Fairness}_{\text{vars}}(A)$ es una propiedad de equidad débil o fuerte que indica que la acción A debe suceder eventualmente. El subíndice vars indica que puede haber pasos repetitivos donde dicho conjunto de variables no cambie.