1) Un PLL tiene un VCO con frecuencia libre 10 kHz y sensibilidad 6600 Hz/V, y un detector de fase con 0,68 V/rad. Si el filtro está formado por R = 10 kW C = 0,01 m F, determinar la respuesta que se obtiene ante un salto de 9 kHz a 11 kHz.

2) Cuál es la máxima frecuencia de fluctuación de la frecuencia de entrada para tener una respuesta plana en el caso del problema anterior.

3) En el problema 1) obtener el nuevo valor de C que optimiza la respuesta en frecuencia.

4) Obtener el rango de captura y el de conservación del enganche para el problema 3).

5) Determinar las expresiones de un detector de fase cuando las señales que se multiplican son ondas cuadradas en lugar de senoides.

6) Utilizando un LM 565 diseñar un circuito que permita demodular una señal de frecuencia modulada cuya portadora es de 200 kHz y cuya señal modulante tiene un ancho de banda de 5 kHz. La frecuencia de la señal modulada varía entre 190 kHz y 210 kHz.

7) Diseñar un demodulador de canal IRIG 13 (Inter- range Instrumentation group). El mismo tiene una frecuencia portadora f₀ = 14,5 kHz, una desviación máxima D f / f₀ = ± 7,5 %, una máxima frecuencia de señal fs_máx = 220 Hz, y una relación de desviación D f / fs_máx @  5.

8) Diseñar un demolulador de FSK utilizando el LM 565 cuyas frecuencias sean 2125 Hz y 2975 Hz. La salida debe ser una señal que toma los valores 0 y 5 V en correspondencia con dichas frecuencias. La tasa de transferencia es de 300 baudios.

9) Analizar un PLL en la zona de enganche si se agrega un integrador puro a la salida del detector de fase.

10) Analizar la posibilidad de ampliar el rango de desplazamiento de fase del detector de fase por medio de un divisor de frecuencia a la entrada y otro a la salida del VCO. Determinar si con ese esquema se logra alguna mejora en cuanto al rango de captura y de enganche. Estudiar si el divisor de frecuencia del VCO es necesario.

11) Diseñar un sencillo MODEM capaz de codificar y decodificar una señal binaria de 0 V y 5 V (+/- 20%) en dos señales de 2100 Hz y 2200 Hz. Determinar el máximo baud-rate (bits por segundo) teniendo en cuenta el tiempo de enganche y el transitorio de conmutación