





Universidad Nacional de Rosario
Facultad de Ciencias Exactas, Ingeniería y Agrimensura
Escuela de Ingeniería Electrónica
Departamento de Electrónica



ELECTRÓNICA III

PROBLEMAS RESUELTOS SOBRE CONVERSORES D/A Y A/D

José Salcedo Brull



AÑO 2006

B15.00

Código interno de publicación: B15.00
Publicado en Internet
<http://www.fceia.unr.edu.ar/enica3/conv-prb.pdf>
ISBN ----
Rosario, Argentina
Año 2006

Problema 1

Diseñar un convertor D/A con salida variable de 0 a 5 V, con una resolución de 10 mV, se pretende tener una exactitud de 0,5 %.

Solución:

En primer lugar determinaremos la cantidad de bits que deberá tener el convertor para obtener la resolución pedida.

Resolución: es la cantidad de bits o dígitos binarios que acepta en su entrada. También puede expresarse como el porcentaje del valor nominal máximo (fondo de escala). Ejemplo: un convertor de 10 bits también puede tener su resolución expresada como $1/2^{10} \cong 0,0976 \%$. Observar que la resolución por sí sola no indica nada respecto a la precisión del convertor.

La resolución expresada en porcentaje con respecto al fondo de escala sería, en este caso,

$$\frac{0,01}{5} \times 100 = 0,2 \%,$$

por lo que para un convertor de n bits se deberá cumplir


$$\frac{1}{2^n} \times 100 \leq 0,2 \%.$$

Esto se logra con un convertor de 9 bits ya que para dicho convertor la resolución obtenida sería

$$\frac{1}{2^9} \times 100 \leq 0,195 \%.$$

Se propone entonces utilizar un convertor de 9 bits que en principio podría ser el DAC1021, debemos comprobar si este convertor cumple con la exactitud pretendida.

Exactitud: es la máxima desviación respecto a la línea recta que une el mínimo y el máximo valor ideales. Se expresa en LSB (least significant bit), lo cual significa que se usa el salto mínimo nominal como unidad. Otra forma de expresarlo es en porcentaje del valor máximo nominal. La exactitud ideal es 0 LSB. Es necesario tener en cuenta que esta especificación incluye todos los errores posibles del convertor.




El manual no brinda específicamente la exactitud del convertidor, en cambio especifica el error de linealidad que se corresponde con la exactitud luego de eliminar los errores de offset y de escala.

Los datos que brinda el manual son:

- Error de escala máximo % 1.
- Error de offset depende del amplificador externo utilizado.
- Error de linealidad máximo 0,1 %.

Como el error de escala supera el error máximo pretendido se debe plantear una solución que permita corregir dicho error. Para esto se tienen dos alternativas: ajustar el valor de V_{ref} o bien realizar un ajuste en la ganancia del circuito.



Para la segunda alternativa se puede proponer un circuito como el de la figura 1.1 en el cual el ajuste de ganancia, para minimizar el error de fondo de escala, se realiza mediante el potenciómetro de 1 kΩ.





Figura 1.1. Circuito del convertidor D/A que permite el ajuste de escala y de offset.

Este circuito permite además un ajuste del offset del amplificador, y por consiguiente del convertidor, mediante el potenciómetro de 10 kΩ. Otra alternativa para minimizar el error de offset es elegir un amplificador operacional de forma tal que dicho error sea despreciable comparado con el error admisible.



Por ultimo determinaremos el valor de la tensión de referencia necesaria para la implementación del conversor. El cálculo de la tensión de referencia, considerando la tensión máxima de salida, viene dado por la siguiente expresión

$$V_{ref} = 5 \text{ V} \frac{2^9}{2^9 - 1} = 5,00978 \text{ V} .$$

Para la implementación de la tensión de referencia se propone utilizar el zener de referencia LM136-5.0 como se indica en la figura 1.2, este permite realizar un ajuste fino de la tensión mediante el potenciómetro de 10 kΩ.




Figura 1.2. Implementación de la tensión de referencia del conversor.

Un punto importante a tener en cuenta es el coeficiente de temperatura de los elementos utilizados para el ajuste ya que la variación de temperatura podría ocasionar la pérdida de calibración del conversor.

Finalmente optaremos para la implementación del conversor realizar el ajuste de fondo de escala ajustando la tensión de referencia quedando el circuito del conversor como el indicado en la figura 1.3, en el cual el amplificador operacional utilizado es el LF351 y la tensión de referencia se implementa con el circuito de la figura 1.2. El capacitor de 24 pF es una compensación que permite mejorar el tiempo de establecimiento del conversor.




Figura 1.3. Circuito del convertor digital analógico propuesto.

Problema 2

Diseñar un amplificador de ganancia controlada digitalmente mediante un microprocesador, con ganancia ajustable entre 0 y 10, se pretende una resolución en la selección de ganancia de 0,5 % y un error de linealidad menor a 0,25 %.

Solución:

Se propone la utilización un convertor multiplicativo ya que al tener el terminal de la V_{ref} accesible este se puede utilizar como entrada para la señal, el esquema a utilizar está basado en el atenuador digital como el indicado en la figura 2.1.




Figura 2.1. Atenuador digital.

La tensión de salida para el atenuador digital viene dada por la siguiente expresión

$$V_o = -\frac{D}{2^n} \times V_i,$$

en donde D representa el dato digital.

Este circuito actúa como atenuador digital, en el cual la señal de salida varía entre

$$0 \leq V_o \leq -\frac{255}{256} V_i.$$

La resolución pretendida para la variación de la ganancia es de 0,5 %, por lo tanto se deberá cumplir

$$\frac{1}{2^n} \times 100 \leq 0,5 \%$$

Despejando el valor de n de la ecuación anterior determinamos que debe ser

$$n \geq 8.$$

Eligiendo un convertor de 8 bits obtenemos una resolución de:

$$res = 0,39 \%$$

Para obtener una ganancia de 0 a 10 como pide el problema debemos amplificar la señal la señal, para lo cual adoptamos el siguiente circuito:




Figura 2.2. Amplificador de ganancia controlada digitalmente.

La ganancia del circuito de la figura 2.2 resulta

$$A_v = \frac{V_o}{V_i} = 10 \frac{D}{2^n}.$$

Para implementar el circuito proponemos utilizar el DAC0830, el cual está diseñado para utilizar con microprocesadores.

El error máximo de linealidad para el DAC0830 es de 0,05 %, sin embargo si consideramos el error de fondo de escala observamos que tendremos un error máximo del 1 %, esto lo podemos corregir utilizando el circuito de la figura 2.3, en el cual el error de fondo de escala puede minimizarse ajustando el valor de la resistencia de 1 kΩ.




Figura 2.3. Amplificador de ganancia controlada digitalmente con corrección del error de fondo de escala.

Problema 3

Diseñar un convertor analógico digital para una señal que varía de 0 V a 10 V, el ancho de banda máximo de la señal es de 1 kHz, siendo la resolución requerida de 12 bits. Considerar además que el ruido fuera de la banda de interés es del orden de 1 mV.

Solución:

Se propone la utilización de un convertor de aproximaciones sucesivas, como el de la figura 3.1, ya que este tipo de convertor permite obtener una resolución elevada y alta velocidad de conversión a un bajo costo.




Figura 3.1. Circuito esquemático de un convertor de aproximaciones sucesivas.

La excursión máxima de salida es de 10 V implica que para un convertor de 12 bits la tensión de referencia deberá ser

$$V_{ref} = 10 \text{ V} \times \frac{2^{12}}{2^{12} - 1} = 10,002442 \text{ V} .$$

Debemos considerar que este tipo de convertor, a diferencia de otros, requiere que la entrada se mantenga rigurosamente constante, de lo contrario podrían producirse errores considerables en la conversión, por lo tanto el esquema propuesto requiere el agregado de un *sample and hold* a la entrada, para ello debemos calcular la frecuencia de muestreo, en función del ancho de banda de la señal, y analizar entonces cómo afecta el ruido fuera de la banda de interés.

El *LSB* analógico del convertor resulta

$$LSB = \frac{10 \text{ V}}{2^{12} - 1} = 2,442 \text{ mV} .$$

Como el ruido fuera de la banda es de 1 mV determinamos que es menor a $\frac{1}{2}$ LSB, bastará entonces con elegir una frecuencia de muestreo mayor a dos veces el ancho de banda (AB) de la señal, sin la necesidad de agregar un filtro pasa bajos **antialias**, ya que el ruido no podrá ser discriminado por el conversor, por lo tanto se deberá cumplir

$$f_s \geq 2 \times 1 \text{ kHz} = 2 \text{ kHz},$$

podemos elegir un valor normalizado, por lo tanto resulta

$$f_s = 2,205 \text{ kHz}.$$

Determinemos por último la frecuencia del reloj, para ello debemos considerar que el tiempo de conversión deberá ser menor que el periodo de muestreo. Considerando que para este tipo de conversor el tiempo de conversión máximo está dado por

$$T_{m\acute{a}x} = n \times \frac{1}{f_{clock}}$$

donde n representa la cantidad de bits del conversor, se deberá cumplir

$$n \times \frac{1}{f_{clock}} < \frac{1}{f_s},$$

por lo tanto deberá ser

$$f_{clock} > n \times f_s = 26,46 \text{ kHz}.$$

Para seleccionar la frecuencia del reloj considerar que se requerirán ciclos adicionales para realizar algunas operaciones necesarias para la conversión, por consiguiente se deberá adoptar una frecuencia mayor a la calculada. Esto dependerá del conversor utilizado y del sistema de procesamiento del dato digital.

Referencias

1. Miyara, Federico. "Conversores D/A y A/D" Segunda edición. 2004. Disponible en Internet: <http://www.fceia.unr.edu.ar/enica3/da-ad.pdf>
2. "DAC0830/DAC0832 8-Bit μ P Compatible, Double-Buffered D to A Converters". Nacional Semiconductor.
3. "DAC1020/DAC1021/DAC1022 10-Bit Binary Multiplying D/A Converter". Nacional Semiconductor.
4. "LM136-5.0/LM236-5.0/LM336-5.0 5.0V Reference Diode". Nacional Semiconductor.